 |
TMS320VC5501PGF300 Sockel IC Fxd-Pnt Dsp des Bad-IC 600 MIPSs 176-Lqfp
Produktdetails:
| Herkunftsort: | ursprünglich |
| Markenname: | original |
| Zertifizierung: | original |
| Modellnummer: | TMS320VC5501PGF300 |
Zahlung und Versand AGB:
| Min Bestellmenge: | 1 |
|---|---|
| Preis: | negotiation |
| Verpackung Informationen: | Kartonkasten |
| Lieferzeit: | Tage 1-3working |
| Zahlungsbedingungen: | T/T, L/C |
| Versorgungsmaterial-Fähigkeit: | 100.000 |
|
Detailinformationen |
|||
| Mfr: | Texas Instruments | Reihe: | TMS320C55x |
|---|---|---|---|
| Paket: | Behälter | Produkt-Status: | Aktiv |
| Art: | Fixpunkt | Schnittstelle: | Wirts-Schnittstelle, ich ² C, McBSP, UART |
| Permanentspeicher: | 300MHz | Mfr Texas Instruments Series TMS320C55x-Paket Tray Product Status Aktive Art Fixpunkt Interfac: | ROM (32kB) |
Produkt-Beschreibung
TMS320VC5501PGF300 Sockel IC Fxd-Pnt Dsp des Bad-IC 600 MIPSs 176-Lqfp
IC FXD-PNT DSP 600 MIPSS 176-LQFP
Spezifikationen von TMS320VC5501PGF300
| ART | BESCHREIBUNG |
| Kategorie | Integrierte Schaltungen (IC) |
| Eingebettet | |
| DSP (digitale Signalprozessoren) | |
| Mfr | Texas Instruments |
| Reihe | TMS320C55x |
| Paket | Behälter |
| Produkt-Status | Aktiv |
| Art | Fixpunkt |
| Schnittstelle | Wirts-Schnittstelle, ich ² C, McBSP, UART |
| Taktfrequenz | 300MHz |
| Permanentspeicher | ROM (32kB) |
| Auf-Chip RAM | 48kB |
| Spannung - Input/Output | 3.30V |
| Spannung - Kern | 1.26V |
| Betriebstemperatur | -40°C | 85°C (TC) |
| Befestigung der Art | Oberflächenberg |
| Paket/Fall | 176-LQFP |
| Lieferanten-Gerät-Paket | 176-LQFP (24x24) |
| Niedrige Produkt-Zahl | TMS320 |
Eigenschaften von TMS320VC5501PGF300
• Leistungsstark, Niederleistungs, Fixpunkt TMS320C55x digitaler Signalprozessor (DSP)
− 3,33 ns-Anweisungs-Zyklus-Zeit für Taktfrequenz 300-MHz
− 16K-Byte-Anweisungs-Pufferspeicher (Ich-Pufferspeicher)
− eins/zwei Anweisungen durchgeführt pro Zyklus
− verdoppeln Multiplikatoren [bis 600 Million Multiplizieren-sammelt pro an zweiter Stelle an (MMACS)]
− zwei arithmetische/Logik-Einheiten (ALUs)
− eins Programm-Bus, drei interne Daten/Operand las Busse, und zwei interne Daten/Operand schreiben Busse
• Anweisungs-Pufferspeicher (Bytes 16K)
• 16-Bit-Auf-Chip RAM That 16K x wird aus vier Blöcken × 4K 16-Bit-doppeltem Zugriff RAM (DARAM) verfasst (Bytes 32K)
• × 16K 16-Bit-Ein-Wartezeit-Zustands-Auf-Chip ROM (Bytes 32K)
• 8M × maximaler zugänglicher externer Gedächtnis-16-Bit-Raum
• das externe parallele Bus-32-Bit-Gedächtnis, das externe Gedächtnis-Schnittstelle (EMIF) stützen mit universellen Input/Output (GPIO) Fähigkeiten und Glueless schließen zu an:
− asynchrones statisches RAM (SRAM)
− asynchrones EPROM
− synchrones D-RAM (SDRAM)
− synchrone Explosion RAM (SBRAM)
• Emulation/prüft Trace Capability Saves Last 16 Unstimmigkeiten des Befehlszähler-(PC) und letzte 32 PC Werte aus
• Programmierbare Niederleistungssteuerung von sechs Gerät-Funktionsgebieten
• Auf-Chip-Peripherie
− Sechs-Kanal- Direkt-Speicherzugriff (DMA) Prüfer
− zwei abgedämpfte Mehrkanalserielle Schnittstellen (McBSPs)
− programmierbarer analoger Phase-verschlossener Taktgeber Schleifen-(APLL)
− universelle Stifte Inputs/Output (GPIO) und ein engagierter Ertrag Pin (XF)
− parallele Wirt-Hafen-8-Bit-Schnittstelle (HPI)
− vier Timer
− zwei universelle 64-Bit-Timer
− programmierbare 64-Bit-Zeitüberwachung
− 64-Bit-DSP/BIOS Zähler
− Inter-integrierte Schnittstelle Stromkreis-(I2C)
− asynchroner Empfänger-allgemeinhinübermittler (UART)
• Auf-Chip-Scan-ansässige Emulations-Logik
• Scan-Logik † IEEE Geschlechtskrankheit 1149,1 (JTAG) Grenz
• Pakete:
− 176-Terminal LQFP (flaches Viererkabel Flatpack) (PGF-Suffix)
− 201-Terminal MicroStar BGA (Ball-Gitter-Reihe) (GZZ- und ZZZ-Suffixe)
• Versorgungs-Spannung Input-/Output3.3-v
• Versorgungs-Spannung des Kern-1.26-V
Anwendungen von TMS320VC5501PGF300
Der (5501) digitale Signalprozessor des Fixpunkts TMS320VC5501 (DSP) basiert auf dem TMS320C55x- DSP Generation CPU-Prozessorkern. Die C55x- DSP Architektur erzielt Hochleistung und geringe Energie durch erhöhten Parallelismus und Gesamtfokus auf Reduzierung in der Verlustleistung. Die CPU stützt eine interne Busstruktur, die aus einem Programmbus verfasst wird, drei Datenlesen Busse, schreiben zwei Daten Busse und die zusätzlichen Busse, die Peripherie- und DMA-Tätigkeit eingeweiht werden. Diese Busse liefern die Fähigkeit, bis drei durchzuführen Datenlesen und zwei Daten schreiben in einen einzelnen Zyklus. Parallel kann der DMA-Controller Datenübertragungsunabhängigen der CPU-Tätigkeit durchführen.
Klima- u. Export-Klassifikationen von TMS320VC5501PGF300
| ATTRIBUT | BESCHREIBUNG |
| RoHS-Status | ROHS3 konform |
| Feuchtigkeits-Empfindlichkeits-Niveau (MSL) | 4 (72 Stunden) |
| REICHWEITE Status | ERREICHEN Sie unberührtes |
| ECCN | 3A991A2 |
| HTSUS | 8542.31.0001 |
Möchten Sie mehr über dieses Produkt erfahren?