 |
AM3357BZCZA30 IC Chip Mpu Sitara 300MHZ 324 NFBGA ADE Chip
Produktdetails:
| Herkunftsort: | ursprünglich |
| Markenname: | original |
| Zertifizierung: | original |
| Modellnummer: | AM3357BZCZA30 |
Zahlung und Versand AGB:
| Min Bestellmenge: | 1 |
|---|---|
| Preis: | negotiation |
| Verpackung Informationen: | Kartonkasten |
| Lieferzeit: | Tage 1-3working |
| Zahlungsbedingungen: | T/T, L/C |
| Versorgungsmaterial-Fähigkeit: | 100.000 |
|
Detailinformationen |
|||
| Mfr: | Texas Instruments | Reihe: | Sitara™ |
|---|---|---|---|
| Paket: | Behälter | Produkt-Status: | Aktiv |
| Kern-Prozessor: | ARM® Cortex®-A8 | Zahl von Kernen/von Bus-Breite: | 1 Kern, 32-Bit |
| Geschwindigkeit: | 300MHz | ||
| Markieren: | Chip AM3357BZCZA30 IC,MPU Sitara 300MHZ 324NFBGA,324 FBGA ADE Chip |
||
Produkt-Beschreibung
IC-Chip-MPU Sitara 300mhz 324nfbga der integrierten Schaltung AM3357BZCZA30
Mikroprozessor IC Sitara™ ARM® Cortex®-A8 1 Kern, 32-Bit--300MHz 324-NFBGA (15x15)
Spezifikationen von AM3357BZCZA30
| ART | BESCHREIBUNG |
| Kategorie | Integrierte Schaltungen (IC) |
| Eingebettet | |
| Mikroprozessoren | |
| Mfr | Texas Instruments |
| Reihe | Sitara™ |
| Paket | Behälter |
| Produkt-Status | Aktiv |
| Kern-Prozessor | ARM® Cortex®-A8 |
| Zahl von Kernen/von Bus-Breite | 1 Kern, 32-Bit |
| Geschwindigkeit | 300MHz |
| Co-Processors/DSP | Multimedia; NEON™ SIMD |
| RAM Controllers | LPDDR, DDR2, DDR3, DDR3L |
| Grafik-Beschleunigung | Ja |
| Anzeigen-u. Schnittstellen-Prüfer | LCD, mit Berührungseingabe Bildschirm |
| Ethernet | 10/100/1000Mbps (2) |
| SATA | - |
| USB | USB 2,0 + PHY (2) |
| Spannung - Input/Output | 1.8V, 3.3V |
| Betriebstemperatur | -40°C | 105°C (TJ) |
| Sicherheitsmerkmale | Kriptographie, Zufallszahlengenerator |
| Befestigung der Art | Oberflächenberg |
| Paket/Fall | 324-LFBGA |
| Lieferanten-Gerät-Paket | 324-NFBGA (15x15) |
| Zusätzliche Schnittstellen | DOSE, ich ² C, McASP, McSPI, MMC/SD/SDIO, UART |
| Niedrige Produkt-Zahl | AM3357 |
Eigenschaften von AM3357BZCZA30
• Bis zu 1-GHz Sitara™ ARM® Cortex®
- ‑ A8 32 BitRISC-Prozessor
– Coprocessor NEON™ SIMD
– 32KB der Anweisung L1 und 32KB der Daten CacheWith-Einzel-Fehler-Entdeckung (Parität)
– 256KB des Pufferspeichers L2 mit Fehlerkorrekturcode (ECC)
– 176KB von Auf-Chip-Stiefel ROM
– 64KB von engagiertem RAM
– Emulation und - JTAG ausprüfen
– Unterbrechungssteuerung (bis 128 InterruptRequests)
• Auf-Chip-Gedächtnis (geteiltes L3 RAM)
– 64KB des universellen Auf-Chips MemoryController (OCMC) RAM
– Zugänglich zu allen Meistern
– Stützt Zurückhalten für schnelles Wecken
• Externe Gedächtnis-Schnittstellen (EMIF)
– mDDR (LPDDR), DDR2, DDR3, DDR3LController:
– mDDR: Uhr 200-MHz (400-MHz Datenrate)
– DDR2: Uhr 266-MHz (532-MHz Datenrate)
– DDR3: Uhr 400-MHz (800-MHz Datenrate)
– DDR3L: Uhr 400-MHz (800-MHz DataRate)
– 16-Bit-Datenbus
– 1GB des zugänglichen totalraumes
– Stützt ein x16 oder zwei x8 Gedächtnis DeviceConfigurations
– Universeller Gedächtnis-Prüfer (GPMC)
– Flexible 8-Bit-- und 16-Bit--AsynchronousMemory-Schnittstelle mit bis sieben Signalsteuerungen eines Bausteins (NAND NOCH, Muxed-NOCH, SRAM)
– Verwendet BCH-Code, um 4, 8 oder 16-BitECC zu stützen
– Verwendet Hamming-Code, um ECC 1-Bit zu stützen
– Fehler-Verzeichnis-Modul (ULME)
– Verwendet in Verbindung mit dem GPMC-toLocate wendet sich von Daten-Fehler fromSyndrome Polynomen, die unter Verwendung aBCH Algorithmus erzeugt werden
– Unterstützungen 4, 8 und 16-Bit pro die 512-ByteBlock Fehleradresse basiert auf BCHAlgorithms
• Programmierbares Realzeiteinheits-Subsystem-andIndustrial Kommunikations-Subsystem (PRU-ICSS)
– Stützprotokolle wie EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ und mehr
- ‑ A8 32 BitRISC-Prozessor
– Coprocessor NEON™ SIMD
– 32KB der Anweisung L1 und 32KB der Daten CacheWith-Einzel-Fehler-Entdeckung (Parität)
– 256KB des Pufferspeichers L2 mit Fehlerkorrekturcode (ECC)
– 176KB von Auf-Chip-Stiefel ROM
– 64KB von engagiertem RAM
– Emulation und - JTAG ausprüfen
– Unterbrechungssteuerung (bis 128 InterruptRequests)
• Auf-Chip-Gedächtnis (geteiltes L3 RAM)
– 64KB des universellen Auf-Chips MemoryController (OCMC) RAM
– Zugänglich zu allen Meistern
– Stützt Zurückhalten für schnelles Wecken
• Externe Gedächtnis-Schnittstellen (EMIF)
– mDDR (LPDDR), DDR2, DDR3, DDR3LController:
– mDDR: Uhr 200-MHz (400-MHz Datenrate)
– DDR2: Uhr 266-MHz (532-MHz Datenrate)
– DDR3: Uhr 400-MHz (800-MHz Datenrate)
– DDR3L: Uhr 400-MHz (800-MHz DataRate)
– 16-Bit-Datenbus
– 1GB des zugänglichen totalraumes
– Stützt ein x16 oder zwei x8 Gedächtnis DeviceConfigurations
– Universeller Gedächtnis-Prüfer (GPMC)
– Flexible 8-Bit-- und 16-Bit--AsynchronousMemory-Schnittstelle mit bis sieben Signalsteuerungen eines Bausteins (NAND NOCH, Muxed-NOCH, SRAM)
– Verwendet BCH-Code, um 4, 8 oder 16-BitECC zu stützen
– Verwendet Hamming-Code, um ECC 1-Bit zu stützen
– Fehler-Verzeichnis-Modul (ULME)
– Verwendet in Verbindung mit dem GPMC-toLocate wendet sich von Daten-Fehler fromSyndrome Polynomen, die unter Verwendung aBCH Algorithmus erzeugt werden
– Unterstützungen 4, 8 und 16-Bit pro die 512-ByteBlock Fehleradresse basiert auf BCHAlgorithms
• Programmierbares Realzeiteinheits-Subsystem-andIndustrial Kommunikations-Subsystem (PRU-ICSS)
– Stützprotokolle wie EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ und mehr
– Zwei programmierbare Realzeiteinheiten (PRUs)
– 32-Bit-Last/Speicher RISC-Prozessor fähig zum Laufen bei 200 MHZ
– 8KB der Anweisung RAM With Single-Error Detection (Parität)
– 8KB von Daten RAM With Single-Error Detection (Parität)
– Einzel-Zyklus-32-Bit-Multiplikator mit 64-Bit-Akkumulator
– Erhöhtes GPIO-Modul stellt ShiftIn/aus Unterstützung und paralleler Klinke auf externem Signal zur Verfügung
– 12KB von geteiltem RAM With Single-Error Detection (Parität)
– Drei Banken des Register-120-Byte zugänglich durch jedes PRU
– Unterbrechungssteuerung (INTC) für Verladesystem-Input-Ereignisse
– Lokaler Verbindungs-Bus für die Verbindung von internen und externen Meistern an die Betriebsmittel innerhalb des PRU-ICSS
– Peripherie innerhalb des PRU-ICSS:
– Ein UART-Hafen mit Steuerung- des Datenflussesstiften, Unterstützungen bis 12 Mbps
– Ein erhöhtes Modul der Gefangennahmen-(eCAP)
– Zwei Ethernet-Anschlüsse MII, die industrielles Ethernet stützen, wie EtherCAT
– Ein MDIO-Hafen
• Energie, Zurückstellen und Modul des Uhr-Management-(PRCM)
– Steuert den Ein- und Ausgang von Bereitschafts-und Tief-Schlaf-Modi
– Verantwortlich für den Schlaf, der der Reihe nach ordnen, den der Reihe nach ordnenden Energie-Gebiets-Schalter-Weg, das Weck- Der Reihe nach ordnen und Energie-Gebiet Schalter-auf dem Der Reihe nach ordnen
– Uhren
– Integrierte 15 - zum Hochfrequenzoszillator 35-MHz benutzt, um einen Bezugtaktgeber für verschiedenes System und Zusatzuhren zu erzeugen
– Stützt einzelne Uhr ermöglichen und sperren Steuerung, damit Subsysteme und Peripherie verringerte Leistungsaufnahme erleichtern
– Fünf ADPLLs, zum von Systemuhren zu erzeugen
(MPU-Subsystem, DDR-Schnittstelle, USB und Peripherie [MMC und Sd, UART, SPI, I 2C], L3, L4, Ethernet, Pixel GFX [SGX530], LCD Uhr)
Anwendungen von AM3357BZCZA30
• Spiel-Peripherie
• Haupt- und industrielle Automatisierung
• Verbraucher-medizinische Geräte
• Drucker
• Intelligente Gebührn-Systeme
• Verbundene Automaten
• Wiegende Skalen
• Pädagogische Konsolen
• Moderne Spielwaren
Klima- u. Export-Klassifikationen von AM3357BZCZA30
| ATTRIBUT | BESCHREIBUNG |
| RoHS-Status | ROHS3 konform |
| Feuchtigkeits-Empfindlichkeits-Niveau (MSL) | 3 (168 Stunden) |
| REICHWEITE Status | ERREICHEN Sie unberührtes |
| ECCN | 5A992C |
| HTSUS | 8542.31.0001 |
Möchten Sie mehr über dieses Produkt erfahren?